VTI Technologies

チップオンMEMS － MEMSとASICのワンチップ化

　

新たな統合コンセプトの実証

VTIテクノロジーはMEMSセンサエレメントとASICをワンチップ化に統合するという新たなコンセプト： チップオンMEMS（CoM : Chip on MEMS）を開発しました。このコンセプトの基本は、VTIのウエハーレベルの密封3D MEMS、ウエハーレベルパッケージ（WLP）テクノロジー、チップオンウエハーテクノロジーの結合です。これらCoMの要素はすべて数年前からすでに存在していましたが、それらを革新的な方法で結合することにより、パッケージ上の困難な問題であった、MEMSを回路と効率的に結合する方法を解決しました。

構成としては、再配線レイヤーと絶縁レイヤーをMEMS上に配置し、その上に300μのはんだボールとフリップチップASICを接合します。ASICとMEMS間にはアンダーフィルが充填されています。ウェハレベルでプロービングして良否判定しています。組み立てとプロービングが終わってから、ウェハはダイシングされ、最終テスト工程を経てテーピング梱包されます。センサ特性のキャリブレーションは、ダイシングされる前のプロービング工程で実行されています。

CoM（チップオンMEMS）を基本にする最初のフル機能MEMSセンサのサイズは、面積4mm2、高さ1 mmでした。このテクノロジーは、すでに製品化および産業化に対応できるようになっています。

　

システム統合の新たな方向

フリップチップCoMは、VTIのワンチップ化へ第一歩です。従来型のパッケージ（ハウジング、リードフレーム、基板などが別構成となっているパッケージ）と比べて革新的な構成となっています。従来型のパッケージと比べて、結果的にCoMでは小型・低価格化が容易になります。CoMの製造は半導体工程設備をそのまま使用することが可能です。

CoM（チップオンMEMS）はMEMSとASICのウエハーレベルでの結合の史上初の例ではありません。しかし、CoMによって、以前のアプローチで明らかになった多くの問題が解決されました。CoM内のMEMS装置とASICは製造時に完全に隔離されています： 結合の前に両者は100%テスト可能です。サイズのミスマッチにより無駄になる領域はありません。MEMSとASIC間のシーリングのために無駄になる領域もありません。

CoMにはMEMSエレメントがASICより大きいサイズであることが必要です。ASICが小さくなるため、I/Oのピン数には制限があります。現在はフリップチップCoMですが、将来的には埋め込み式CoMも検討中です。MEMSのウェハ上のポリマー層に非常に薄いASICを埋め込む方式です。MEMSとASIC間の電気的接続は、メタルフィルムを蒸着により形成し、複層化も可能です。MEMSを利用したマイクロシステムと複数の処理回路のワンパッケージ化が可能となり、これがスマートMEMSの技術です。